Also published as:

因 EP1124262 (A2) 因 US6407435 (B1)

JP2001267566 (/

**园 EP1124262 (A3)** 

# **MULTILAYERED DIELECTRIC STACK AND ITS METHOD**

Patent number:

JP2001267566

**Publication date:** 

2001-09-28

Inventor:

YAN-JUN MA; YOSHI ONO

**Applicant:** 

SHARP CORP

**Classification:** 

- international:

H01L29/78; H01L27/105

- european:

**Application number:** 


JP20010020773 20010129

Priority number(s):

# Abstract of **JP2001267566**

PROBLEM TO BE SOLVED: To provide a multilayered dielectric stack having alternate layers of high-dielectric material and insertion material, which can be used in MOS transistor and an integrated circuit structure.

SOLUTION: Integrated circuit(IC) structure for an IC containing the multilayered dielectric stack includes a) a first dielectric layer which contains first dielectric material and covers a semiconductor substrate, b) a second dielectric layer which contains a second dielectric layer which contains a second dielectric layer, c) a third dielectric layer which contains the first dielectric material and covers the first and second dielectric layers, and d) an electrode which covers the dielectric stack.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19)日本国特許庁(J P)

# (12) 公開特許公報(A)

(11)特許出額公開番号 特開2001-267566 (P2001-267566A)

(43)公開日 平成13年9月28日(2001.9.28)

(51) Int.Cl.

識別記号

FI

テーマコート"(参考)

H01L 29/78

27/105

H01L 29/78

301G

27/10

444A

審査循承 未請求 請求項の数26 OL (全 9 頁)

(21)出颖番号

特膜2001-20773(P2001-20773)

(22)川瀬日

平成13年1月29日(2001.1.29)

(31)優先権主張番号 09/502.420

(32)優先日

平成12年2月11日(2000.2.11)

(33)優先撒主張国 米園 (US) (71)出顕人 000005049

シャープ株式会社

大阪府大阪市阿倍野区長池町22番22号

(72)発明者 ヤンジュン マー

アメリカ合衆国 ワシントン 98683,

バンクーパー, エスイー 24ディーエイ

チ ウェイ 18311

(72) 発明者 ヨシ オノ

アメリカ合衆国 ワシントン 98607,

カマス、 エヌダブリュー 24ティーエイ

チ サークル 2526


(74)代理人 100078282

弁理士 山本 秀策

#### (54) 【発明の名称】 多層誘電体スタックおよびその方法 (57) 【要約】

[課題] MOSトランジスタおよび集積回路構造に用 いることができる高誘電体材料および挿入材料の交互の **層を有する多層誘電体スタックを提供すること。** 

【解決手段】 多層誘電体スタックを含む I Cのための 集様回路 (IC) 構造は、a) 第1の誘電体材料を含み、半導体基板を覆う第1の誘電体層と、b) 第2の誘 電体材料を含み、第1の誘電体層を覆う第2の誘電体層 と、c)第1の誘電体材料を含み、第1および第2の誘 **電体層を覆う第3の誘電体層と、d)誘電体スタックを** 覆う電極とを含む.



【特許請求の範囲】

【請求項 1】 a)ゲート電極と、

b) 該ゲート電極の下に上面を有するチャネル領域と、c) 第1の誘電体材料を含む第1の誘電体材料を含む第1の誘電体層、第2の誘電体材料を含む第2の誘電体層、および該第1の誘電体材料を含む第3の誘電体層を含み、該ゲート電極と該チャネル領域の上面との間に挿入させたゲート誘電体スタックと、を含むMOSトランジスタ。

【請求項 2】 多層誘電体スタックを含む I Cのための 集積回路 (I C) 構造であって、該構造は、

- a) 第1の誘電体材料を含み、半導体基板を覆う第1の 誘電体層と
- b) 第2の誘電体材料を含み、該第1の誘電体層を覆う 第2の誘電体層と、
- の)該第1の誘電体材料を含み、該第1および第2の誘電体層を覆う第3の誘電体層と、
- d)該誘電体スタックを覆う電極と、を含む、IC構造。

【請求項 3】 前記第1の誘電体材料は、ZrO2、HfO2、TiO2、およびTa2O5からなる群から選択され、前記第2の誘電体材料は、Al2O3、AlN、SiN、Si3N4、およびSiO2からなる群から選択される、請求項 2に記載の集積回路構造。

【請求項 4】 前記第1の誘電体材料は、A1203、AIN、SiN、Si3N4、およびSi02からなる群から選択され、前記第2の誘電体材料は、Zr02、Hf02、Ti02、およびTe205からなる群から選択される、請求項 2に記載の集積回路構造。

【請求項 5】 前記第1の誘電体層は、50オングストローム 未満の厚さである、請求項 2に記載の集積回路構造。

【請求項 6】 前記第1の誘電体層は、約2~5 オングストローム の厚きである、請求項 2 に記載の集積回路構造。

【請求項 7】 前記第2の誘電体層は、50オングストローム 未満の厚さである、請求項 2に記載の集積回路構造。

【請求項 8】 前記第2の誘電体層は、約2~5オングストローム の厚さである、請求項 2に記載の集積回路構造。

【請求項 9】 前記第1の誘電体層と前記半導体基板との間に挿入された酸化パリアをさらに含む、請求項 2に記載の集積回路構造。

【諸求項 10】 前記酸化パリアが、窒化シリコンおよび酸窒化シリコンからなる群から選択される材料で構成される、請求項 9に記載の集積回路構造。

【請求項 11】 前記半導体基板と前記電極との間に、 複数の前記第1の誘電体材料および前記第2の誘電体材料の複数の交互の層が挿入された、請求項 2に記載の集 接回路構造。 【請求項 12】 前記複数の交互の層は、約20~20 ロオングストローム の厚さの合計厚さを有する、請求項 11に記載の集積回路構造。

【請求項 13】 a)半導体基板の上面に第1の誘電体 層を形成する工程と、 b)該第1の誘電体層の上に第 2の誘電体層を形成する工程と、

c) 該第2の誘電休屋の上に、第3の誘電休屋を形成する工程であって、該第3の誘電休屋は、該第1の誘電休材料と同じ誘電休材料を含む、工程と、を含む、誘電休スタックを形成する方法。

【請求項 14】 前記半導体基板を摂氏約400度から 900度の間の温度でアニーリングし前記誘電体スタックを改賢する工程をさらに合む、請求項 13に記載の方法

【請求項 15】 前記誘電体スタック上に電極層を堆積する工程と、該電極層およびその下の該誘電体スタックをパターニングして、所望の集積回路構造を形成する工程と、をさらに含む、請求項 14に記載の方法。

【請求項 16】 前記第1の誘電体層を形成する工程 は、単原子層堆検法を用いて、前記第1の誘電体材料を 堆積する、請求項 13に記載の方法。

堆積する、請求項 13に記載の方法。 【請求項 17】 前記第2の誘電体層を形成する工程 は、単原子層堆積法を用いて、前記第2の誘電体材料を 堆積する、請求項 13に記載の方法。

【請求項 18】 前記第1の誘電体層を形成する工程 は、単原子層堆積法を用いて、前記第1の誘電体材料の 第1の前駆体を堆積する、請求項 13に記載の方法。

【請求項 19】 前記第1の前駆体を酸化して、前記第 1の誘電体材料を形成する工程をさらに含む、請求項 1 8に記載の方法。

【請求項 20】 前記第1の前駆体は、自己制限的に形成された単分子層として堆積される、請求項 18に記載の方法。

【請求項 21】 前記第1の前駆体は、ZrC14、ジルコニウム イソプロポキシド(以下Zr(iOPr)4 と記す)、およびジルコニウム テトラメチルヘブタンジオネート(以下Zr(tmhd)4と記す)からなる群から選択される、請求項 18に記載の方法。

[請求項 22] 前記第1の誘電体層を形成する工程 は、所定の時間、第1のターゲットのスパッタリングを 用い、前記第2の誘電体層を形成する工程は、所定の時間、第2のターゲットのパルススパッタリングを用い る、請求項 13に記載の方法。

【請求項 23】 前記第1のターゲットおよび前記第2のターゲットのスパッタリングの前記時間は、シャッターにより制御される、請求項 22に記載の方法。

【請求項 24】 スパッタリングが酸化雰囲気で実行される、請求項 22に記載の方法。

【請求項 25】 前記第1の誘電体層を形成する工程は、所定の時間、第1のターゲット材料の恋義を用い、

前記第2の誘電体層を形成する工程は、所定の時間、第 2のターゲット材料の激素を用いる、請求項 13に記載 の方法。

【請求項 26】 前記第1のターゲットおよび前記第2のターゲットの悪差の時間は、シャッターにより制御される、請求項 25に記載の方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、一般的に大規模集 経回路(LSI)製造プロセスに関し、より詳細には、 多層誘電体スタック、およびそのようなスタックを有す るトランジスタを製造するための方法に関する。 【0002】

【従来の技術】現在のVLSI技術は、MOSデバイスのゲート誘電体としてSiO2を用いる。デバイス寸法が縮小され続けるにつれ、ゲートとチャネル領域間で同一のキャパシタンスを維持するために、SiO2層の厚トル(nmカール、カイスの厚さが子想される。しかしながなSiO2膜ではトンネル電流を無視できなくなる為、代替の材料を考慮する必要がある。高誘電率があるが料では、ゲート誘電電体とである。これらの、いわゆるhieh-kに高誘電を改善できるので、トンネル電流電気をできる。これらの、いわゆるhieh-kに高誘電をは、本明細ものとして、流電化シリコンを凌く、直にはいいに、高速化シリコンと凌く、カイの比談電やある。カイの比談電となるは、カイの比談電をするが、カイロを超える比談・電車を有するが、カイロを超える比談・電車を有するが、カイロを超える比談・電車を有するが、カイロを超える比談・電車を有するが、カイロを超える比談・電車を有するが、カイロを超える比談・電車を有するが、カイロを超える比談・電車を有するが、カイロを超える比談・電車を有するゲート

[0003]

【発明が解決しようとする課題】上記のhigh-k誘電体に関する一般的な問題の一つは、通常の集積回路製造条件を用いていかに均一な限を成長させるかということである。現在の常法を用いた場合には、限の表面の平坦性が大きく低下する。表面の平坦性の低下により、誘電体限に隣接するチャネル領域に不均一な電界を生じる。そのような限は、MOSFETデバイスのゲート誘電体として不適切である。

【0004】高いトンネル電流のために、1.5 nmよりも薄いSiO2限は、一般的にCMOSデバイスのゲート誘電体として使用できない。現在、SiO2をTiO2およびTa2O5に置き換えるための研究における多大な努力が、最大の関心を呼んでいる。推後後の高温アニーリング界面に副成されるSiO2層は、酸化物換算 関厚(EOT): 1.5 nmを有するhigh-k膜の実現を非常に困難にしている。

[0005]

【課題を解決するための手段】全体的な性能を劣化させたり、またはトンネル電流を増加させることなく、酸化物強膜に関する問題を改善する代替誘電体が用いられれば有利である。

【0005】MOSトランジスタのゲート電極とその下のチャネル領域との間の絶縁パリアとして、highk誘電体膜が用いられ得れば有利である。

κ誘電体限が用いられ得れば有利である。 【0007】 high-к誘電体関が、低減された表面 平坦性および低リーク電流を有して形成され得れば有利 である。これらの特性を有する高誘電率材料が、集積回 路のゲート誘電体および格納キャパシタに用いられ得れ ば有利である。

【0008】本発明によるMOSトランジスタは、a) ゲート電極と、b) 該ゲート電極の下に上面を有するチャネル領域と、c) 第1の誘電体材料を含む第1の誘電体材料を含む第2の誘電体層、および該第1の誘電体材料を含む第3の誘電体層を含み、該ゲート電極と該チャネル領域の上面との間に挿入させたゲート誘電体スタックとを含み、これにより上記目的を達成する。

【0009】本発明により多層誘電体スタックを含むしてのための集積回路(IC)構造は、a)第1の誘電体材料を含み、半導体基板を覆う第1の誘電体層と、b)第2の誘電体材料を含み、該第1の誘電体層を覆う第2の誘電体層と、c)該第1の誘電体材料を含み、該第1の誘電体層と、d)該計量を変更がある。またより上記目的を達成する。

【0010】前記第1の誘電体材料は、ZrO2、HfO2、TiO2、およびTa2O5からなる群から選択され、前記第2の誘電体材料は、Al2O3、AlN、SiN、Si3N4、およびSiO2からなる群から選択されてもよい。

【0011】前記第1の誘電体材料は、AI203、AIN、SiN、Si3N4、およびSi02からなる群から 選択され、前記第2の誘電体材料は、Zr02、Hf 02、Ti02、およびTa205からなる群から選択され てもよい。

【0012】前記第1の誘電休層は、50オングストローム 未満の厚さであ ってもよい。

【0013】前記第1の誘電体層は、約2~5オングストローム の厚さであってもよい。

【0014】前記第2の誘電休層は、50オングストローム 未満の厚さであってもよい。

【0015】前記第2の誘電休磨は、約2~5オングストローム の厚さであ ってもよい。

【〇〇16】前記第1の誘電体層と前記半導体基板との間に挿入された酸化パリアをさらに含んでもよい。

【0017】前記酸化パリアが、塞化シリコンおよび酸 室化シリコンからなる群から選択される材料で構成され でもよい。

【0018】前記半導体基板と前記電極との間に、複数の前記第1の誘電体材料および前記第2の誘電体材料の複数の交互の層が挿入されてもよい。

【0019】前記複数の交互の層は、約20~200オングストローム の厚さの合計厚さを有してもよい。

【0020】本発明による誘電体スタックを形成する方法は、a)半導体基板の上面に第1の誘電体層を形成する工程と、b)該第1の誘電体層の上に第2の誘電体層を形成する工程と、c)該第2の誘電体層の上に、第3の誘電体層を形成する工程であって、該第3の誘電体層は、該第1の誘電体材料と同じ誘電体材料を含む、工程とを含み、これにより上記目的を達成する。

【0021】前記半導体基板を摂氏的400度から900度の間の温度でアニーリングし前記誘電体スタックを 改質する工程をさらに含んでもよい。

【0022】前記誘電体スタック上に電極層を堆積する 工程と、該電極層およびその下の該誘電体スタックをパターニングして、所望の集積回路構造を形成する工程と をさらに含んでもよい。

【0023】前記第1の誘電体層を形成する工程は、単原子層堆積法を用いて、前記第1の誘電体材料を堆積してもよい。

【0024】前記第2の誘電体層を形成する工程は、単原子層堆積法を用いて、前記第2の誘電体材料を堆積してもよい。

【0025】前記第1の誘電体層を形成する工程は、単原子層堆緩法を用いて、前記第1の誘電体材料の第1の前駆体を堆積してもよい。

【0025】前記第1の前駆体を酸化して、前記第1の 誘電体材料を形成する工程をさらに含んでもよい。

【0027】前記第1の前駆体は、自己制限的に形成された単分子層として堆積されてもよい。

【〇〇28】前記第1の前駆体は、ZrC14、ジルコニウム イソプロボキシド(以下Zr(iOPr)4と記す)、およびシルコニウム テトラメチルヘプタンジオネート(以下Zr(tmhd)4と記す)からなる群から選択されてもよい。

【0029】前記第1の誘電体層を形成する工程は、所定の時間、第1のターゲットのスパッタリングを用い、前記第2の誘電体層を形成する工程は、所定の時間、第2のターゲットのパルススパッタリングを用いてもよい。

【0030】前記第1のターゲットおよび前記第2のターゲットのスパッタリングの前記時間は、シャッターにより制御されてもよい。

【0031】スパッタリングが酸化雰囲気で実行されて もとい

【0032】前記第1の誘電体層を形成する工程は、所定の時間、第1のターゲット材料の熟書を用い、前記第2の誘電体層を形成する工程は、所定の時間、第2のターゲット材料の熟書を用いてもよい。

【0033】前記第1のターゲットおよび前記第2のターゲットの恋差の時間は、シャッターにより制御されて

もよい。

【DD34】従って、SiO2を渡ぐ高誘電率を有するhigh-k材料と挿入材料とで交互に構成される多層誘電体スタックが提供される。high-k材料は、酸化チタン(TiO2)、酸化ジルコニウム(ZrO2)、酸化ハフニウム(HfO2)、酸化タンタル(Ta2O3)、およびパリウム ストロンチウム チタン酸化物((Be,Sr)TiO3)から選択され、好ましくは、酸化ジルコニウム または酸化ハフニウムである。挿入材料は、酸化アルミニウム(AIN)、変化シリコン(SiNまたはSi3N4)、または二酸化シリコン(SiO2)から選択され、好ましくは、酸化アルミニウム、または変化シリコンである。

【0035】好ましくは、hieh-k材料と挿入材料と極交互の層は、集積回路における従来技術の二酸化シリコン誘電体層に取って代わる。それぞれの層は、好入は厚き50オングストローム 未満である。挿入材料と接するhiehーストローム 未満である。挿入材料と接するhiehーストローム 未満である。挿入材料によりである。今日により、より優れたデバイス性能を可能にする。全体の高さは変えずに、追加の層がトンネル電流を低減する。所与の高さを有するスタックの全キャバシを低減する。所与の高さを有するスタックの全キャバシを低減する。所与の高さを有するスタックの全キャバシをでは、計算に依存する。所望の全厚に対する層の数は、もりに非常に依存する。所望の全厚に対する層の数は、もり限定される。

【0035】さらに、半導体基板上の誘電体材料からなる第1の層と、第1の層上の誘電体材料からなる第2の層と、第2の層上の第1の層と同じ材料で構成された第3の層とを有する多層誘電体スタック、および誘電体スタック上の電極と含む「0のための集成回路(10)構造も提供される。誘電体スタックの構成材料は上述したとおりである。誘電体スタックの全厚は、好ましくは、20~200オングストロームの間である。

【0037】本発明の別の実施形態では、集積回路構造は、ゲート電極と、上面がゲート電極の下に重なる手をネル領域と、第1の誘電体材料を含む第2の誘電体材料を含む第2の誘電体層、および第2の誘電体層と同じ材料を含む第3の誘電体層を含み、ゲート誘電体スタックとを含むMOSトランジスタである。【0038】本発明のいくつかの局面は、シリコン基板と誘電体スタックとを含むMOSトランジスタである。【0038】本発明のいくつかの局面は、シリコン基板と誘電体スタックとを含むMOSトランジスタである。その1000円のよりに対しているのでは、シリコンを板に酸素が移動するのを防ぐ酸化バタリコンをおらに含む。界面材料は、金化アルミニウム、および酸窒化シリコンからなる群から選択される。

【0039】上面を有する半導体基板上への I Cの形成 において、半導体基板上に多層誘電体スタックを形成す るための方法が提供される。この方法は、

- a) 第1の誘電体層を半導体基板の上面に形成する工程 と
- b) 第2の誘電体層を第1の誘電体層の上に形成する工 線と
- c) 第3の誘電体層を第2の誘電体層の上に形成する工程であって、第3の誘電体層は第1の誘電体材料と同一の誘電体材料を含む、工程と、を含む。 【0040】好ましくは、各誘電体層は前駆体の単原子

【OO40】好ましくは、各誘電体層は前駆体の単原子層堆積法(Atomic Layer CVD)(ときにパルスCVDとも付される)と、所望の酸化材料を形成するためのその後の前駆体の酸化とにより形成される。単原子層堆積法(Atomic Layer CVD)が好ましいが、各誘電体層を堆積するその他の方法は、スパッタリングや恋義を含む。

【0041】複数の誘電体層の堆積に続いて、誘電体スタック全体が好適には、摂氏約400~900度の間の温度でアニーリングされ、スタック、層間の界面、および萎板との界面が改質される。

【0042】 続く処理は、I Cの形成を完了するために実行され得、電極層を堆積する工程と電極層とその下の複数の誘電体層をパターンニングする工程とを含み、多層誘電体スタック構造を形成する。

[0043]

【発明の実施の形態】以下、例示目的であ る図面(倍率 は一定ではない)を参照して、図1は、一般的な従来技術による集積回路のMOSトランジスタゲート構造10を示す。MOSトランジスタゲート構造10は、半導体 基板12上のチャネル領域15を含む活性領域14の上 に形成されている。MOSトランジスタゲート構造10 は、一定の幅を備えるチャネル領域15の上に位置する 二酸化シリコン誘電体層16を有する。 電極18は、典 型的にはドープされたポリシリコンであ り、誘電体層 1 **5の上に形成され、ゲート構造10が完成される。** 【0044】完成されたMOSトランジスタは、図1お よび他のいくつかの図に示されるソース領域21、ドレ イン領域23、および電界絶縁領域27も含む。しか し、これらの特徴は当業者に周知であ るので、さらに説 明または明示しない。以下の説明において、このMOS トランジスタゲート構造10に類似する構造は、本発明 が誘電体材料を用いる他のデバイス構造に適用可能であ ることを強調するために、しばしば集積回路構造と呼ば れる。

【0045】 I Cデバイスの寸法を縮小し続けるにつれ、二酸化シリコン誘電体層15の厚さも、同じキャバシタンスレベルおよびデバイス全体の他の特性を維持するためにより薄くしなければならない。 I Cデバイスの「寸法」とは、一般的に、チャネル領域15の長さを言う。その長さは、図1に示すように、一般的に、ゲート電極18の長さに等しい。この長さが縮小し続けるにつ

れ、チャネル領域の面積も減少する。キャパシタンスを維持するためには、二酸化シリコン層の厚さも減少厚なければならない。二酸化シリコン誘電体層の必要な厚さが非常に強くなる(約20オングストローム)と使用を防止、高いトンネル電料は、二酸化シリコンに対して高誘電率を有するために、「high-k」材料と呼ばれる。high-k材料のための現在の候補は、酸化チタン(TiO2)、酸化ジルコニウム(ZrO2)、酸化チンタル(Ta2O5)、成化フニウム(HfO2)、酸化タンタル(Ta2O5)、よびパリウム ストロンチウム がら、これらのタオルである。残念なは後続にあって、フェクスは、カーロンチウムがら、これらのタオルに関プロセス条件または後続にあって、これらの多結晶構造を成長する傾向にある。これらの多結晶構造を成長する傾向にある。これらの多結晶構造を成長する傾向にある。これらの多結晶構造を可能の増加に関係してきた。

【0046】本発明は、high-k材料および挿入材料の交互の層を用いることにより、これらの問題に取り銀む。挿入材料は好ましくは非晶質である。薄いhigh-k層を分離する薄い挿入層は、high-k層内での多結晶構造の形成を低速または排除する。挿入材料は非晶質なので、隣接層内の結晶化の重もさらに低速する傾向にある。また、薄いhigh-k層を有することにより、発生し得る任意の結晶化は、比較的小さな結晶構造を形成する。非晶質の挿入材料が好ましいが、単結晶材料または小さな多結晶構造を有する材料も、本発明の範囲内である。

【ロロ47】以下、図2を参照して、半導体基板 1 12 の活性領域114上に集積回路構造110が形成され る。集積回路構造は、図1に示す二酸化シリコン誘電体 **層15に取って代わる多層誘電体スタック116を有す** る。多層誘電体スタックは、活性領域114の上に挿入 磨130を有し、挿入層130の上にhigh- k層1 4 0を有する。挿入層13 0は、酸化アルミニウム (A 12 03)、変化アルミニウム (A I N)、変化シリコン (SiNまたはSi3N4)、または二酸化シリコン (S i O2) で構成されるが、好ましくは、酸化アルミニウ ム である。挿入層130は、厚さ50オングストローム 未満である。 hieh-k暦140は、 hieh-k跡 電体材料で構成される。high-k誘電体材料は、酸 化チタン(TiO2)、酸化ジルコニウム (ZrO2)、 酸化ハフニウム (HfO2)、酸化タンタル(Ta 205) 、またはバリウム ストロンチウム チタン酸化物 ( (Ba, Sr) TiO3) であ るが、好ましくはZr O2、またはHfO2である。第2の挿入層150はhigh-k層140上にあり、好ましくは、挿入層130 と同一の材料で構成される。本発明の好通な実施形態で は、例えば、A1203/Ζィ02/A1203/Ζィ02/ A 1203/Z r 02のように唇が繰り返す。

【0048】図3に示すように、層の数またはパターンが何度も繰返し得る。それぞれの追加の層は、多層誘電

体スタックのトンネル電流を低減する傾向にあ るが、同 時に全体のキャパシタンスを低減する。低いトンネル電 流で、高いキャパシタンスを有することが望ましいので、I Cデバイスの所望の性能に基づき、平衡が好適に 決定される。また、high-k磨140を挿入層13 ロよりも先に堆積するというように、材料の順序を逆に することも可能である。

【0049】偶数の層を上述したが、最上層として特別 の層を備えることもまた、本発明の範囲内である。最上 層は、電極118に良好な界面を設けるように選択され 得る。

【0050】挿入層130は、好ましくは、酸化パリア として機能し、その下のシリコンを保護する材料から選 択される。挿入層130が酸化パリアとして機能しない 場合、すなわちさもなくばhieh-k磨140がその 下のシリコン基板に接触している場合、酸化パリア17 口は、図4に示すように、半導体基板112と多層誘電 体スタック116との間に設けられる。本発明で必要と する厚さにおいて、酸化パリアとして機能する材料は、 酸化アルミニウム 、 室化シリコン、および酸室化シリコ つを含む。

【0051】図5は、本発明による多層誘電体スタック 215を備える集積回路デバイスの製造の中間段階の実 施形態を示す。複数のhigh-k材料230および挿 入材料240の層が、ウェハ212全体に交互に堆積さ れ、多層誘電体スタック216を形成している。次に、 されてからエッチングされ、図2に示す集積回路構造を 製造する。所望の接合または他の構造を製造するために さらなるプロセスが実行され得る。

【0052】また、本発明の多層誘電体スタックは、新 規な置き換えゲート製造法と組み合わせて用いるのにも 適している。置き換えゲートは、後に実質的に除去され る予備ゲート構造の形成を含む。予備ゲート構造が除去 された後には、予備ゲート構造が存在した箇所に開口部 が残される。次に、最終的なゲートがこの開口に形成さ れ得る。図6は、置き換えゲートの形成における中間段 階での半導体基板を示す。予備ゲート構造は、すでに除 去されており、ブレーナ材料311により囲まれた開口 部300を形成している。ブレーナ材料311は、好ま しくは二酸化シリコンまたは変化シリコンである。

【0053】図7は、置き換えゲートを形成するための 開口部を有する半導体基板312上に、挿入材料330 およびhigh-k材料340の交互の層で形成される 多層誘電体スタック層316と電極層318とが堆積さ れたその後の段階を示す。図8に示す構造を製造するた めには、多層誘電体スタック層316および電極層31 8が、化学機械研磨または他の適切なプロセスにより、 それらがプレーナ材料311上にある領域から除去され 得る.

【0054】図8は、置き換えゲート構造に適用された 本発明を示す。多層誘電体スタック416は、活性領域 414上にある。多層誘電体スタック416の形成中 に、夕暦壁422および424も形成される。 電極41 8は好ましくは金属であり、夕居壁422と424との 間で多層誘電体スタック416上にある。

【ロロ55】本発明の方法における工程を図りに模式的 に示す。第1の工程510は、半導体基板を提供する工 程である。本発明の別の実施形態では、半導体基板上に 酸化パリアも提供される。

【0056】工程520は、酸化アルミニウム (A12 O3)、室化アルミニウム (A I N)、室化シリコン (Si NまたはSi3N4)、または二酸化シリコン (Si O2) などの挿入材料、あ るいは酸化チタン (Ti O2)、酸化ジルコニウム (ZrO2)、酸化ハフニウム (HfO2)、酸化タンタル (Te2O5)、またはパリ ヴム ストロンチウム チタン酸化物 ((Ba, Sr) Ti O3) などのhigh-k材料からなる5日本未満の薄 層を堆積する工程である。 hieh-k材料は、好まし くはZ r O2、またはH f O2であ る。 好ましくは、35 オングストローム 以下の薄層が堆積される。20オング ストローム以下のさらに薄い層が望ましい。

【0057】 <u>工程530は、50A未満のhigh-k</u> 材料またば挿入材料のうち、工程520で堆積されなか った材料を堆積する。好ましくは、35オングストロー ム 以下の薄層が堆積される。20オングストローム 以下 のさらに薄い層が望ましい。

【0058】本発明の好適な実施形態では、基板上に極 薄層の材料を堆積するのに、単原子層堆積法(A t om ic Layer CVD) (「パルスCVD」 または 「原子層エピタクシ」とも呼ばれる) が用いられる。単 原子層堆積法(Atomic Layer CVD) It. 化学吸着として知られる化学現象を用いる。化学吸着で は、気相の材料がそれを飽和させる表面に吸着し、単分 子層を形成する。たいていの従来の堆積技術は、物理吸 **着プロセスを用いる。物理吸着プロセスでは、純粋に統** 計的な表面力パレッジで多層堆積積域を形成する。化学 吸着の利点を生かすことで、厚さおよび組成が極めて均 質な膜を成長させ得る。例えば、この方法では、第1の 単分子層を形成するために、塩化ジルコニウム (ZrC 14) を用いてZrC14系をパージし、次いで表面を水 蒸気(H2O)に晩すことにより、シリコン上に酸化ジ ルコニウム 膜を報告されているように成長する。酸化ジ ルコニウム 層を形成するための他の前駆体は、ジルコニ ウム プロポキシド (Zr (iOPr)4) およびジルゴ ニウム テトラメチルヘプタンジオネート(2r(tmh d) 4) を含む。化学吸着は、所与の気体 - 固体の組み 合わせに対し、非常に限られた範囲の温度および圧力で 起こる。 例えば、酸化ジルコニウム は、 ZrCT4およ

びH2Oを用いて摂氏300度の温度で、シリコン基板 上に報告されているように堆積されてきた。そのプロセ スは単分子層を形成するので、さらなる単分子層を加え ることにより、酸化ジルコニウム のより厚い層が形成さ れる。いったん所望の厚さのhigh-k材料が堆積さ れたら、一つ以上の単分子層を所望の厚さに達するまで 堆積することにより、挿入材料の層を形成し得る。例え ば、A I 2 O 3 を生成するために、水素化ジメチルアルミ ニウム (DMAH)およびH2Oが用いられる。 選択し た前駆体に関する化学吸着を利用するためには、過度の 実験を行わずに一般的なプロセスが最適化されなければ ならない。この堆積スキーム の重要な局面は、次の成分 を導入する前に、その前の成分を十分に除去すること と、high-k材料および挿入材料により異なり得る 温度および圧力を制御する能力とである。 単原子層堆積 法(Atomic Layer CVD)により、10 オングストローム 以下の厚さの層、好ましくは、約2~ 5オングストローム の間の厚さの層を形成することを可 能にする。そのような超薄原子層の半導体基板上への堆 積を達成するための実用的な装置は現存しないが、原子 層堆積が実行可能であ るという実験的堆積は実施されて

【0059】従来のシステム を用いた別の堆積技術は、 ターゲットをスパッタリングして、high-kまたは 挿入材料の薄層を堆積することである。高純度金属の2 つのスパッタリングターゲットが用いられる。例えば、 ーつのターゲットがジルコニウム で、一つのターゲット がアルミニウム であ る。それぞれのターゲットは、堆積 時間を制御するための各自のシャッターを有する。ウェ ハを用意し、堆積チャンパ内に配置する。次に、このウ ェハを室温~摂氏500度の間の温度に加熱する。次 に、アルゴン(Ar)および酸素(O2)の退合物が堆 **徒チャンパに導入される。チャンパ内に約500W~5** kWの間のスパッタリング出力によりプラズマが生成さ れる。アルミニウム ターゲットのシャッターは、好ましくは、約1~10秒の時間開き、ウェハ上にアルミニウ ム を堆積し、その後閉じる。アルミニウム ターゲットの シャッターが閉じた後、ジルコニウム シャッターが約 1 ~20秒の時間開き、ウェハを上にジルコニウム を堆積 し、その後聞じる。チャンバ内に存在する酸素により、 ターゲット材料のウェハ上への堆積と同時に堆積された ターゲット材料の酸化物を形成し、それぞれAI2〇3およびZr〇2を生成する。その後、所望によりこの工程 が繰り返され、AI2〇3/ZrО2/AI2〇3/Zr〇2 /A I 2O3/ZrO2のような多層誘電体スタックが形 成される。

【0050】本発明の堆積方法の別のさらなる実施形態では、薄層を堆積するためにターゲットからの熟着法が用いられる。基本的なプロセスは、スパッタリングに関して上述した説明と実質的に同一だが、プラズマにター

ゲットを瞬す代わりに、摂氏的 1,000~2,000 度の間の温度でターゲットを加熱する点が異なる。上述のように、堆積時間を制御し、ターゲット間を交互にするためにシャッターが用いられ得る。

【DD61】上述の例では、挿入層は、high-k層よりも前に堆積されるが、high-k層を最初に堆積することも本発明の範囲内である。また、最初の層と最後の層が同一の材料となり得るか、または最後の層がまったく異なる材料になり得るように、奇数の層を形成することも本発明の範囲内である。

【0062】工程540は、所望の数の層が堆積されるまで、工程520および530の繰返しを提供する。各層の堆積は、シャッター、または他の手段を利用して、堆積時間を制御することにより制御され得る。

【0063】 工程550は、アルゴン、窒素、または窒素および水素の過合物を含む不活性ガス雰囲気または酸素、水溶気、一酸化二窒素または亜酸化窒素を含む酸化雰囲気のいずれかで、多層誘電体スタックをアニーリングする工程である。アニーリングは、hieh-k層および挿入層、ならびに様々な層間の界面はよびその下のシリコンとの界面を改善するために、摂氏400度~900度に上昇された温度で実施される。

【0064】工程560は、電極の堆積と電極およびその下の多層誘電体スタックのパターニングを行う。パターニングは、所望により従来のパターニングプロセスまたは置き換えゲートプロセスのいずれかを用い得る。

【0065】本発明は、トランジスタのゲート誘電体として二酸化シリコンを置き換えることに特によく適しているが、キャパシタ、強誘電体メモリデバイス、または他の種類の集積回路用の誘電体としても利用できる。

【0066】さらなる実施形態が本発明の範囲で可能である。例示的実施形態から明白なように、本発明は、いくつかの異なる集積回路構造に関する様々な構成で実施され得る。本発明の範囲内で本方法の他の変形が、当業者により行われ得る。従って、上述の開示および説明は、例示目的のみであって、本発明の限定を意図していない。本発明は特許請求の範囲により規定される。

【発明の効果】上述したように、high-k材料および挿入材料の交互の層を有する多層誘電体スタックが提供される。 挿入材料の存在およびhigh-k材料層の存在およびhigh-k材料層の存在 k 比較的高いアニーリング温度であっても、high-k材料的活品化する影響を低減または排除する。 high-k誘電体層は、好ましくはジルコニウム またはハフニウム の金属酸化物である。 挿入層は、好ましくは非晶質の酸化アルミニウム、空化アルミニヴム、または空化シリコンである。この層が、個々の層内成長を出まり形成されるグレインバウンダリーの貫通成長を割するので、全体的なトンネル電流が低減されるの所望の表別の手段の影響の表別を形成するための所望の

材料を推結する方法として、単原子層堆積法、スパッタ リング、および熟名が提供される。

[図面の簡単な説明]

【図 1】二酸化シリコン誘電体層を有する集積回路構造 (従来)技術) を示す模式断面図。

【図2】多層誘電体スタックを有する集積回路構造を示 す様式断面図。

【図3】多層誘電体スタックの層数が異なり得ることを 示す模式断面図。

【図4】シリコン基板と多層誘電体スタックとの間に挿 入された酸化パリアを示す模式断面図。

【図5】推数の誘電休層および電極層の堆積に続く中間 段階を示す模式断面図。

【図 8】 置き換えゲート法を用いた、本発明によるデバ イスの形成の中間段階を示す模式断面図であって、子儀 ゲートの除去後の構造を示す図。

【図7】置き換えゲート法を用いた、本発明によるデバ イスの形成の中間段階を示す模式断面図であって、多層 誘電体材料および電極材料層を堆積した後の構造を示す

【図8】余分な材料を除去するためのブレーナプロセス 後の図7のデバイスを示す模式断面図。 【図9】本発明の方法の工程をまとめたフローチャー

【符号の説明】

110 集積回路構造

112、312 半導体基板 114、414 活性領域

116、216、315、416 夕層誘電体スタック

118 奄極

130 挿入層

high-k層 140

150 第2の挿入層

170 酸化パリア

218、318、418 電極層

230、340 high-k材料

240、330 挿入材料

300 開口部

311 プレーナ材料

422 多層壁

